Hide_to escribió:Nepal77 escribió:stormlord escribió:@eknives , entiendo tu punto sobre el funcionamiento de ambas tecnologías pero yo no voy por ahí, yo hablo de cómo se ha llegado al resultado final dando igual ASIC que FPGA.
En ambos casos la configuración lógica del sistema es una aproximación a la original, no es la misma y ya con eso estás emulando, o llámalo simular, interpretar, reproducir, como quieras.
Y ya lo dejo aqui que me parece offtopic.
Técnicamente si el ASIC está bien hecho es un SOAC. Y debe llevar todos los circuitos del hardware original dentro. No debería haber ninguna diferencia con el original.
En los dos Asic que va tener la Neo Geo AES+ deberían estar todos los componentes de la original.
No es emulación es miniaturización del hardware real.
No sé yo si compro eso en Aes+, de hecho que hayan accedido a este chico español indica que no tienen los diagramas del hardware original, y en tal caso el funcionamiento de los chips se ha sacado por ingeniería inversa. ¿Como se hace? Pues (simplificando) se coge el chip original, se meten datos por este pin, datos por ese y se mide lo que sale y por donde, por ejemplo Si meto 10 por aquí y 12 por allí, salen 22 por la del fondo, por tanto, intuimos que esta operación hace una suma. ¿Cómo la hace? No lo sabemos, pero de momento configuramos así a ver si hay errores o el resultado es razonablemente bueno.
¿Eso se puede acercar a la perfección? Pues a menudo si. De ahí a decir que "están todos los componentes de la original en un chip" hay un mundo.
De hecho podríamos decir que en ningún caso tenemos una réplica estructural de la original, si no más bien una "reimplementación funcional". Y es que "el problema" de hacer ingeniería inversa para estas cosas es que aunque pusieras a un montón de ingenieros a hacerlo además de a Jotego, siempre vas a tener riesgo de casos de comportamientos no documentados en casos aislados o extremos, (Edge cases, timing preciso, interacción entre chips), que los originales gestionaban de una forma y que es prácticamente imposible replicar al 100% con reverse enginnering y mucho menos garantizar resultados equivalentes en todos los casos sin el diseño original y los netlists asociados al mismo.
Pero en fin, que no pasa nada, apenas notamos diferencias con una buena emulación por software, con esto las vamos a notar mucho menos, es rizar el rizo para debatir del tema, que siempre es bueno y aprendemos todos.
PD: Igual me estoy perdiendo algo y tienen una info o unos conocimientos que yo no se que tienen, cosa que cambiaria mucho las cosas, claro.