darivo escribió:Xel_Naga escribió:Pero es que luego llega
@darivo, que oye campanas y no sabe dónde, soltando lindeces como "te parece poco prodigio técnico hacer todo el decapado de la lógica de la neogeo y meterlo en 2 customs creados específicamente para ello? o sea los ingenieros flipando con la solución y dimensión del proyecto y tú dices que no es para tanto??", dando a entender como si ese decapado lo hubiese hecho la propia Plaion y lo único que están haciendo es aprovechar parte del enorme trabajo que habían hecho estos ingenieros vendiéndolo como si, por el hecho de usar ASICs fuera incluso mejor que la propia neogeo original / FPGA, cuando el motivo real es ahorrarse la complejidad de tener que meter reguladores de voltaje y, por tanto, de costes (lo dice el propio Bruno, el ingeniero francés de Plaion, en su entrevista a Neo Ness). Y una vez más
@darivo, tergiversando la realidad de lo que dijo Jotego, ya que en ningún momento flipó por el hecho de meter un ASIC como si diera a entender que es mejor solución que usar FPGA, sino por el riesgo que asumía Plaion en caso de que no estuvieran bien diseñados y testeados estos ASICs, ya que de haber errores no los podrían solucionar como en los FPGA mediante actualización. Es más, el propio Jotego dice textualmente cuando le entrevistan que Plaion asume este riesgo para abaratar el producto.
Y aún así se permite el lujo de decirnos a los demás que es para darnos de comer a parte.
Luego ya lo de otros dando por normal que haya gente a la que no le hayan devuelto el dinero 2-3 semanas después de haber contactado a Plaion o decirles que es un dinero que es que igual no se podían permitir, qué se os puede decir salvo que sois el fiel reflejo de lo que es la complacencia en este país, y así nos va.
La verdad es que estoy por desconectar de este hilo por un tiempo, porque siento auténtica vergüenza ajena con todo lo que estoy leyendo.
pero qué cojones dices???
tú no viste la charla de jotego en valencia donde la gente no daba crédito a la solución de meter en un asic los 2 micros tochos?
tú no has visto el directo de kabuki donde analiza la lógica de los cartuchos y cómo han metido todo en una placa y usando el asic no les hace falta cambiadores de nivel?
tú no has visto cómo han usado el propio asic para poder usar memorias en serie y que sea el chip el que haga la paginación (o el buffer) para enviar los datos cómo los espera la máquina en origen?
complejidad de meter reguladores de voltaje dice, cuando los cartuchos chinos lo llevan desde hace años....
en fin, que realmente no entiendes la dimensión del proyecto y la ingeniería que hay detrás de esto.
Pues claro que escuché la charla que dio Jotego en Valencia, tanto dicha charla como la entrevista completa exclusiva que dio. Y sé perfectamente lo que dijo Kabuki, persona que será un gran divulgador técnico pero que no ha estado involucrado en el proyecto, simplemente divaga (dicho por él mismo) en base a las imágenes que van saliendo.
Cuando hablo de ahorrarse la complejidad que introducirían y el coste de los "level shifters" no es que lo diga yo, lo dice el propio Bruno Steux, ingeniero del proyecto pero tú a lo tuyo: "Yes, I can confirm no level shifters. Indeed. Yes, you are right. It was one of the reasons to use an ASIC instead of FPGS will require with this console in particular 200 pins on the cartridge connector a lot of level shifters. But the other reason obviously is also the price point when we are going to mass markets like this." Si crees que me lo invento, ahí tienes la fuente (minuto 2):
https://www.youtube.com/watch?v=ks2I4N_lrJoEl conector de cartuchos de Neo Geo AES tiene alrededor de 200 pines. Si hubieran optado por una FPGA, habrían necesitado docenas de integrados level shifters en la placa base para cubrir todas esas líneas de señal. Añadir chips adaptadores para 200 líneas no solo suma el coste unitario de esos componentes, añade complejidad de enrutamiento dificultando el diseño del PCB, ya que exige más capas en la placa y aumenta el área total de la placa madre, multiplicando los puntos de soldadura y potenciales fallos de fabricación. Para producción a gran escala el coste por chip de un ASIC cae drásticamente respecto al precio de una FPGA de gama media/alta.
No es que los ingenieros estén flipando por el hecho de haber diseñado y metido todo en un ASIC personalizado sobre la base que ya tenían gracias al decapado de gente como Furrtek, es que era la única solución viable a nivel comercial si querían sacar adelante un proyecto de esta magnitud a los precios que lo han anunciado. De hecho lo que dice Kabuki es que para cartuchos el uso de jumpers permite fácilmente reutilizar el diseño de la placa para cualquier juego del catálogo que tuvo la Neogeo original. Una vez más, única y exclusivamente buscando el ahorro de costes, no porque sea la cojo solución que deje atrás a la neogeo original sino porque para la naturaleza de este proyecto es la opción más escalable y flexible.
Si también crees que me lo invento, ahí tienes a tu querido Kabuki (minuto 44) diciendo claramente que el objetivo al no usar FPGA era abaratar los costes lo máximo posible:
https://www.youtube.com/watch?v=1HDlZ8d7DvEPor cierto, en ese mismo vídeo tu Kabuki también menciona que el plástico de las cajas le pareció "bastante fulero" por lo que vio en el vídeo.
Puedes ahorrarte conmigo expresiones arrogantes del tipo "realmente no entiendes la dimensión del proyecto y la ingeniería que hay detrás de esto", con tus pobres argumentos basado en lo que escuchas o lees de uno y otro lado, a la vista está que si hay alguien que no entiende la dimensión del proyecto o la ingeniería que hay detrás de esto en este caso no soy yo.
![Ok! [oki]](/images/smilies/net_thumbsup.gif)
Sigue montándote todas las películas que quieras, pero trata de no confundir a la gente con medias verdades o tergiversando mis palabras cuando os rebato por qué, 35 años después, no considero que se trate de una proeza a nivel técnico, por mucho que se trate de un proyecto de gran envergadura. Y a la vista del retraso y la comunicación con los clientes, tampoco es que se pueda decir que lo estén bordando.