Ver el código fuente de «Historia del Reset Glitch Hack»

No tienes permiso para modificar esta página, por el siguiente motivo:
La acción que has solicitado está restringida a los usuarios del grupo: Usuarios.
Puedes ver y copiar el código fuente de esta página:
{{Hilo oficial|http://www.elotrolado.net/hilo_historia-del-reset-glitch-hack_1805346}}

==Historial de versiones==

{{:{{PAGENAME}}/versiones}}
{{:{{PAGENAME}}/versiones-plantilla | Fecha=2011-08-28 | Versión=1.0 | Autor=Gligli | Placas=Zephyr Jasper Trinity | Kernels=14699 No_Refurbisheds | Timings=XC2C64A +Source | Xell=Build.py | Xebuild=no }}
{{:{{PAGENAME}}/versiones-plantilla | Fecha=2011-09-23 | Versión=1.1 | Autor=Gligli | Placas=Falcon |Kernels=14699 No_Refurbisheds | Timings=XC2C64A +Source | Xell=Build.py | Xebuild=no }}
{{:{{PAGENAME}}/versiones-plantilla | Fecha=2011-11-11 | Versión=1.1 | Autor=TeamXecuter |Placas=Opus |Kernels=14699 No_Refurbisheds | Timings=XC2C64A | Xell=Build.py | Xebuild=no }}
{{:{{PAGENAME}}/versiones-plantilla | Fecha=2012-03-05 | Versión=Trinity 14717/9 | Autor=Vola, Marchisio80
 | Placas=Trinity | Kernels=14717/9 | Timings=no | Xell=Build.py | Xebuild=no }}
{{:{{PAGENAME}}/versiones-plantilla | Fecha=2012-03-05 | Versión=Trinity 14717/9 | Autor=TeamXecuter | Placas=Trinity | Kernels=14717/9 | Timings=no | Xell=J-Runner265 | Xebuild=? }}
{{:{{PAGENAME}}/versiones-plantilla | Fecha=2012-03-07 | Versión=Xenon | Autor=TeamXecuter | Placas=Xenon | Kernels=14699 | Timings=XC2C64A | Xell=J-Runner Build.py | Xebuild= no }}
{{:{{PAGENAME}}/versiones-plantilla | Fecha=2012-04-15 | Versión=2.0 | Autor=TeamSquirt | Placas=Zephyr Falcon/Opus Jasper | Kernels=14717/9 y_Refurbisheds |Timings=Squirt1.2BGA(black) |Xell=Build.py |Xebuild=no }}
{{:{{PAGENAME}}/versiones-plantilla | Fecha=2012-04-15 | Versión=2.0 | Autor=TeamXecuter | Placas=Zephyr Falcon/Opus Jasper | Kernels=14717/9 y_Refurbisheds | Timings=XC2C64A | Xell=Build.py | Xebuild=Parches }}
{{:{{PAGENAME}}/versiones-plantilla | Fecha=2012-04-20 | Versión=2.0 | Autor=TeamSquirt | Placas=Zephyr Falcon/Opus Jasper | Kernels=14717/9 y_Refurbisheds | Timings=XC2C64A | Xell=no | Xebuild=no }}{{:{{PAGENAME}}/versiones-plantilla | Fecha=2012-07-04 | Versión=Corona | Autor=TeamSquirt, AutoGG | Placas=Corona | Kernels=14717/9 | Timings=SquirtCorona +Source | Xell=AutoGG0.6beta | Xebuild=Parches }}
{{:{{PAGENAME}}/versiones-plantilla | Fecha=2012-07-05 | Versión=Corona | Autor=TeamXecuter | Placas=Corona | Kernels=14717/9 | Timings=XC2C64A +Source | Xell=no | Xebuild=no }}
|}

==Hacks en placas y kernels==

{{:{{PAGENAME}}/kernels}}
{{:{{PAGENAME}}/kernels-plantilla | Kernel/Fecha/Notas=1888-14699 (2011-12-06) Fats:CBa Slims:CBa-CBb| Xenon=RGH Xenon (Solo Xell) | Zephyr=RGH1 | Falcon=RGH1 | Opus=RGH1 | Jasper=RGH1 | Trinity=RGH Trinity | CoronaV1=RGH Corona | CoronaV2=RGH Corona | CoronaV3=no }}
{{:{{PAGENAME}}/kernels-plantilla | Kernel/Fecha/Notas=14717-14719 (2012-02-16) Fats:CBa-CBb Slims:CBa-CBb | Xenon=no | Zephyr=RGH2 | Falcon=RGH2 | Opus=RGH2 | Jasper=RGH2 | Trinity=RGH Trinity | CoronaV1=RGH Corona | CoronaV2=RGH Corona | CoronaV3=no }}
{{:{{PAGENAME}}/kernels-plantilla | Kernel/Fecha/Notas=15572-15574 (2012-06-12) Agregado Salt al proceso de cifrado | Xenon=no | Zephyr=no | Falcon=no | Opus=no | Jasper=no | Trinity=no | CoronaV1=no | CoronaV2=no | CoronaV3=no }}
|}

==Puntos en placas y chips==

{{:{{PAGENAME}}/puntos}}
{{:{{PAGENAME}}/puntos-plantilla | Versión=Lugar | 9-F=Arriba | 10-E=Arriba | 40-D=Debajo | 30-C=Debajo | 17-B=Arriba | 13-A=Debajo | 21-GND=Arriba | 20-3V3=Arriba }}
{{:{{PAGENAME}}/puntos-plantilla | Versión=Xenon | 9-F=no | 10-E=no | 40-D=CPU_RST_V1P1_N (C7R112 left pad) | 30-C=POST_OUT1 (FT6U7) | 17-B=STBY_CLK (48Mhz) (C3B2 right pad (ANA)) | 13-A=CPU_PLL_BYPASS (under R7R17) | 21-GND=GND (GROUND) (video_connector (AV_PORT)) | 20-3V3=V_3P3STBY (3.3 Volts) (J2B1_pin7) }}
{{:{{PAGENAME}}/puntos-plantilla | Versión=Fats RGH1 | 9-F=no | 10-E=no | 40-D=CPU_RST_V1P1_N (J8C1_pin2) | 30-C=POST_OUT1 (FT6U7) | 17-B=STBY_CLK (48Mhz) (C3B2 right pad (HANA)) | 13-A=CPU_PLL_BYPASS (under R7R17) | 21-GND=GND (GROUND) (video_connector (AV_PORT)) | 20-3V3=V_3P3STBY (3.3 Volts) (J2B1_pin7) }}
{{:{{PAGENAME}}/puntos-plantilla | Versión=Fats RGH2 | 9-F=i2C_SDA (J2B1_pin9) | 10-E=i2C_SCL (J2B1_pin10) | 40-D=CPU_RST (J8C1_pin2) | 30-C=POST_OUT1 (FT6U7) | 17-B=STBY_CLK (48Mhz) (C3B2 right pad (HANA)) | 13-A=no | 21-GND=GND (GROUND) (AV_PORT) | 20-3V3=V_3P3STBY (3.3 Volts) (J2B1_pin7) }}
{{:{{PAGENAME}}/puntos-plantilla | Versión=Trinity | 9-F=i2C_SDA (J2C3_pin9) | 10-E=i2C_SCL (J2C3_pin10) | 40-D=CPU_RST (FT4R2, near X-Clamp) | 30-C=POST_OUT1 (FT5R2, near X-Clamp) | 17-B=STBY_CLK (48Mhz) (right of C3B10 (HANA)) | 13-A=no | 21-GND=GND (GROUND) (Video_connector_shell (AV_PORT)) | 20-3V3=V_3P3STBY (3.3 Volts) (J2C3_pin7) }}
|}

==Características del CPLD de los chips==

{{:{{PAGENAME}}/chips}}
{{:{{PAGENAME}}/chips-plantilla | Chip=X360glitchipv2.1 /tx-coolrunner  /Matrix-glitcher  /maximus-stinger  /x360glitch /c-mod  | Fabricante=Xilinx | Tipo=xc2c64a-vq44 | velocidad=-7 | Pins=44 | Temperatura=C | Espacio Pin/Ball=0.8mm | °JA (°C/Watt)= 46.6| °JC ({C/Watt)=8.2 | Empaque=Very Thin Quad FlatPack; Pb-free | Dimensiones=10mm x 10mm | I/O=33 }}
{{:{{PAGENAME}}/chips-plantilla | Chip=360 SQUIRT BGA 1.2 | Fabricante=Xilinx | Tipo=xc2c64a-cp56 | velocidad=-7 | Pins=56 | Temperatura=C | Espacio Pin/Ball=0.5mm | °JA (°C/Watt)=65.0 | °JC ({C/Watt)=15.0 | Empaque=Chip Scale Package; Pb-free | Dimensiones=6mm x 6mm | I/O=45 }}
|}
Plantillas usadas en esta página:
Volver a Historia del Reset Glitch Hack.
Obtenido de «http://www.elotrolado.net/wiki/Historia_del_Reset_Glitch_Hack»
Ver el código fuente de «Historia del Reset Glitch Hack»

Navegación

Herramientas
