Problema de Fundamentos de Informatica (Procesador y pines)

Archivado
Ayuda urgente antes de este viernes tengo que entregarlo!
Buenas tengo una duda con una actividad que nos han mandado en fundamentos de informatica.
La actividad va sobre los pines del microprocesador Mobile Intel Pentium 4
La pregunta es la siguiente :
1.¿Cuál es la capacidad máxima de memoria que puede tener un sistema con ese procesador, sabiendo que las direcciones que se generan en el bus de direcciones (AB) son de bytes de memoria?
Los pines de bus de direccion van del A3# al A35#, vamos que hay 33 pines de bus de direcciones. En la descripcion del manual del procesador (http://www.intel.com/content/www/us/en/ ... sheet.html) pone lo siguiente en los pines de buses de direcciones (Pag. 50):
"A[35:3]# (Address) define a 2^36-byte physical memory address space. In subphase 1 of the address phase, these pins transmit the address of a transsaction."

Mi ingles es muy malo y el google traductor traduce como el culo. Yo he entendido que Los pines esos definen 2^36 byte de memoria fisica.
Pero traducido a GB son 64 GB :O lo que me parece una barbaridad.
Y me surge otra duda y es que ¿A que memoria se refiere el ejercicio? ¿a la memoria principal (RAM) ?



Por otra parte hay otra actividad que dice:
2.¿Cuántos bits de datos se pueden transmitir simultáneamente en un instante dado?
He estado leyendo y tiene 64 pines para los buses de datos, luego se supone que puede transmitie 64 bits a la vez no? Pero tengo la duda por que en el pdf del microprocesador pone:
D[63:0]# are quad-pumped signals and will thus be driven four times in a common clock period



¿alguient tiene idea?

Un Saludo
Empezar con los x86 me parece mala idea, pero en fin… Basándome en los datos que aportas:

1. Si tenemos los pines A3-A35:
Memoria FISICA DIRECCIONABLE 2^36 = 64 GigaBytes
PERO como no tienes los pines A0-A2 no puedes acceder a byte, por lo que la pregunta no tiene sentido.

EXPLICACION: El esquema CPU<->RAM no es correcto. A partir de los 386: CPU<->CACHE<->RAM.
En otras palabras: La CPU nunca accede a RAM, es el gestor de la cache que descarga BLOQUES (repito BLOQUES) de memoria RAM hacia/desde cache. Por eso la CPU accede a byte mientras el bus no puede (accede a 4bytes).

A lo mejor se refiere a algún otro tipo de memoria: VIRTUAL, PROTEGIDA, REAL... ¿?¿?¿?

2. Con 64 pines de datos tines 64 bits, correcto. Ese texto en ingles dice que el bus de datos tiene su propio reloj (4x el general).
Eteream escribió:Empezar con los x86 me parece mala idea, pero en fin… Basándome en los datos que aportas:

1. Si tenemos los pines A3-A35:
Memoria FISICA DIRECCIONABLE 2^36 = 64 GigaBytes
PERO como no tienes los pines A0-A2 no puedes acceder a byte, por lo que la pregunta no tiene sentido.

EXPLICACION: El esquema CPU<->RAM no es correcto. A partir de los 386: CPU<->CACHE<->RAM.
En otras palabras: La CPU nunca accede a RAM, es el gestor de la cache que descarga BLOQUES (repito BLOQUES) de memoria RAM hacia/desde cache. Por eso la CPU accede a byte mientras el bus no puede (accede a 4bytes).

A lo mejor se refiere a algún otro tipo de memoria: VIRTUAL, PROTEGIDA, REAL... ¿?¿?¿?

2. Con 64 pines de datos tines 64 bits, correcto. Ese texto en ingles dice que el bus de datos tiene su propio reloj (4x el general).

He estado mirando en el PDF y los pines de dirección van del A3 al A35, y en el esquema de los pines del procesador no salen por ninguna parte ni el A0, ni el A1 ni el A2.
Yo no entiendo mucho de esto pero si se refiere a la memoria RAM... ¿Desde cuando el procesador indica la máxima capacidad que puede tener la RAM? ¿No es la placa madre quien indica la máxima capacidad que puede tener?
Un saludo y a ver si me sacáis de dudas que mañana tengo que entregarlo jajaja :P
Hola m3dssimply!!! espero que pueda ayudarte alguien antes de mañana porque yo también tengo que entregar las mismas actividades para mañana jeje al parecer, o estamos en la misma clase o en clases distintas pero de la misma Universidad :D bueno, si te enteras de como va, dimelo porque no tengo ni puta idea de como se hacen XD Un saludo.
Yo también tengo que entregar este ejercicio para hoy (que cosas mas guays nos manda el profe de informática u.u)

En primer lugar el bus de datos es de 64 bits, hasta aquí todo bien porque en el manual nos vienen los 64 pines donde van. El problema esta en que como decís solo tenemos 33 bits en el bus de direcciones (del 3 al 35) faltándonos el 0 el 1 y el 2 y todavía no se cuáles son. Ni el procesador ni el bus de direcciones imponen la capacidad de nuestra memoria principal, pero lo que si que hay que tener en cuenta es que con un bus de direcciones de 36 bits lo máximo que vamos a poder direccionar van a ser 2^36 posiciones de memoria (si me ha quedado claro lo que llevo estudiado) y aunque tengamos una memoria más grande el bus de direcciones solo podrá llevar las direcciones de las 2^36 primeras posiciones de memoria, al igual que podemos tener una memoria principal más pequeña. Al ser la memoria direccionable por bytes, cada dirección de memoria almacena un byte, por lo que en total podemos direccionar 64GB de memoria principal.

Si alguien viéndose el manual nos pudiera ayudar a encontrar esos fastidiosos 3 primeros bits que se nos escapan nos vendría muy bien
pero FI no es de 1er año?

En serio empezais con arquitectura x86?

PD: Es como dice Eteream. Sin los pines no tienes la informacion. Asi que o esta mal redactado u os han timado xD
r4zi3l escribió:pero FI no es de 1er año?

En serio empezais con arquitectura x86?

PD: Es como dice Eteream. Sin los pines no tienes la informacion. Asi que o esta mal redactado u os han timado xD

Si de 1º de teleco.
Yo al final he puesto 64 GB por no dejar la pregunta en blanco XD
6 respuestas
Archivado
Volver a Hardware