Programación con Verilog [Circuito de puertas lógicas]

Archivado
Hola a todos.
Recurro a este hilo en busca de ayuda para resolver el siguiente ejercicio, con Verilog, de puertas lógicas.
La verdad no domino muy bien este lenguaje de programación ni la teoría de puertas lógicas.
¿Alguien sabría hacerlo?

Constrúyase un módulo multiplexor 4x1 con línea de control de salida OE, de modo que si dicha línea está inactiva, la salida Y esté en alta impedancia. En caso contrario, funciona como multiplexor normal. Con dos de estos multiplexores constrúyase otro módulo multiplexor 8x1 según el esquema de la figura. Pruébese con ayuda de un módulo auxiliar.

Imagen

Uploaded with ImageShack.us
Tienes el esquema de puertas lógicas del multiplexor 4x1 en los apuntes fotocopiados de Guillermo.
Primero debes programar un modulo multiplexor 4x1. Después creas un modulo multiplexor 8x1 y dentro de este declaras dos multiplexores con la base del modulo multiplexor 4x1 y los conectas. Por ejemplo:

Mux4x1 mod1(Aqui las entradas y salidas que declares en el modulo)

- Mux4x1: Es la declaracion del modulo 4x1. Es como una plantilla.
- mod1: Nombre del modulo cuya base es Mux4x1.


Si no lo entiendes bien, preguntame.

PD1: pery212 tiene razón
PD2: ¿Qué tal las novatadas?
Las novatadas, genial, jajaja.

Gracias a los dos. Seguramente hoy me toca salir a exponer el ejercicio y por eso andaba a última hora pidiendo ayuda para resolverlo.
3 respuestas
Archivado
Volver a General