* Manufacturado en tecnologia de 90nm. revision en 2007 por tecnologia de 65nm
* 165 millones de transistores
* 3 nucleos de proceso simétricos con dos hilos de proceso por hardware a una velocidad de reloj de 3.2ghz
* un coprocesador vectorial VMX128 por cada nucleo
* 1 Mb de cache L2 (utilizable por la GPU) corriendo a la mitad del reloj del cpu (1.6 GHz). ancho de banda del bus 256 bits
* 51.2 Gb por segundo de ancho de banda para la caché
* 21.6 Gb por segundo de FSB
* 115.2 GFLOPS de rendimiento teórico
En el procesador, los shaders se organizan en tres motores SIMD con 16 procesadores por unidad, para un total de 48 shaders. Cada uno de estos shaders se compone de dos ALUs que puede ejecutar una sola operación por ciclo, de manera que cada unidad de sombreado pueden ejecutar dos operaciones de punto flotante por ciclo.
* 337 millones de transistores en total.
* 500 MHz 10 MiB incrustados en la DRAM (eDRAM) framebuffer en una arquitectura de 90 nm.
o NEC diseño la eDRAM la cual incluye una unidad lógica adicional (192 procesadores paralelos por píxel) en color, alfa de composición, Z / plantilla Buffering, y anti-aliasing llamado "Intelligent Memory" (eDRAM), dando a los desarrolladores un resultado de x4 anti-aliasing por muestra con muy poca reducción del rendimiento del proceso en general.
o 105 millones de transistores
o 8 Unidades de renderizado
+ Rellenos máximos de píxeles: 4 gigapixel por segundo (8 ROPs x 500 MHz)
+ Máximo ratio de Z simple: 8 gigasamples por segundo (2 Z ROPs muestras x 8 x 500 MHz), 32 gigasamples por segundo utilizando 4X anti-aliasing (2 Z muestras x 8 ROPs x 4x AA x 500 MHz)
+ Máximo anti-aliasing de la muestras: 16 gigasamples por segundo (4 AA ROPs muestras x 8 x 500 MHz)
* GPU 500 MHz fabricado en 90 nm TSMC con un total de 232 millones de transistores
o 48 de manera paralela punto flotante dinámicamente regulares
+ Unificación de la arquitectura de shaders (cada pipeline es capaz de trabajar con cada pixel o vertex shaders.
+ 10 FLOPS pipeline/ciclo
+ Proceso máximo de vertex: 1,5 millones de vértices por segundo ((48 sombreado de los pipelines x 500 MHz) / 16)
+ Proceso máximo de generación de polígonos: 500 millones de triángulos por segundo (1,5 mil millones de vértices / 3 vértices por triángulo)
+ Máximo número de operaciones con shaders: 48 millones por segundo (2 ALU x 48 x pipeline de sombreado de 500 MHz)
+ 240 GFLOPS (10 FLOPS x 48 x pipelin de sombreado de 500 MHz)
+ MEMEXPORT con funcionalidad shaders.
o 16 unidades de filtrado de textura (TF) y 16 unidades de re direccionamiento (TA)
+ 16 texturas filtradas por ciclo de reloj
# Máxima cantidad de relleno con texel: 8 gigatexel por segundo (16 texturas x 500 MHz)
+ 16 texturas sin filtrar por ciclo de procesador.
o Máximo número de operaciones: 24 millones por segundo
o Apoyo de las API gráfica de Microsoft DirectX 9.0c con Shader Model 3.0
* Refrigeración: Tanto la CPU y la GPU utilizan un disipador con tecnología heatpipe para realizar de manera eficiente la disipación del calor de ambos. Este disipador se enfría gracias a la utilización de dos ventiladores de 60 mm.
* En agosto de 2007, se informó que el Xenos recibirá un cambio en la arquitectura pasando a fabricarse en 65 nm. Esto repercute en una necesidad menor de voltaje y una generación menor de calor.
seneye2 escribió:y el xenon de la xbox en comparacion con un quad core actual o un i7 o un simple core2duo... como se queda??