Hola a todos.
Escribo aquí porque por mas que busco no encuentro información sobre el tema que intento encontrar.
La cuestión es que busco saber para un trabajo, el mecanismo de coherencia en comunicación de datos que utilizan los procesadores multicore, en concreto el AMD Phenom.
Por mas que busco no encuentro mas que usa la caché L3 para tener todos los datos y mejorar la coherencia, pero yo lo que busco saber es si dos procesadores están ejecutando hilos paralelos de programas que dependen uno de otro, como está eso en las memorias caché? es decir, que mecanismo han usado para tener ambos la información?? Que protocolo usan, Snoopy, MSI, MESI, Dragon...
Y también si utilizan invalidación de memoria, o escritura en memoria para actualizar los datos cuando se da esta situación, etc...
Muchas gracias.